华为的”韬定律”：一场半导体产业的”换道超车”

  2026年5月25日，上海。

  何庭波站在ISCAS 2026的讲台上，向全球半导体界抛出了一颗深水炸弹——“韬定律”。

  

  

  这不是一个普通的技术发布。这是自1965年摩尔定律提出、1974年登纳德缩放定律问世以来，全球半导体产业首次迎来由中国科学家主导提出的系统性技术准则。

  六十年了。整整六十年。

  摩尔定律的黄昏

  要理解”韬定律”的意义，得先明白摩尔定律为什么走到了尽头。

  1965年，戈登·摩尔在一张纸上画了一条线：晶体管密度每18个月翻倍。这条线一画就是六十年，驱动了人类历史上最壮观的技术进步。你的手机算力超过当年登月的阿波罗飞船，靠的就是这条线。

  但这条线从2005年就开始裂了。

  登纳德缩放率先失效——电压不再随尺寸等比例下降，芯片进入”暗硅时代”。到了7纳米，FinFET、GAA这些架构创新也只是勉强续命。2纳米节点，单颗芯片设计预算突破10亿美元，全球能玩得起的企业屈指可数。

  更要命的是，成本不再下降。单晶体管成本开始反弹。这意味着什么？意味着摩尔定律的经济基础崩塌了。

  对华为来说，这个问题来得更早、更狠。被切断EUV光刻机供应后，华为连参与这场”数字游戏”的资格都被剥夺了。

  但历史往往就是这样——绝境倒逼变革。

  从”做小”到”做快”

  何庭波团队干了六年。

  基于2020到2026年间381款量产芯片的完整工程数据，他们发现了一个被行业长期忽视的事实：

  用户从来不在乎晶体管有多小，只在乎运行有多快。

  晶体管做小，本质是为了让开关响应更快、信号传输更短、数据交互更少。历代芯片迭代，核心都是在压缩”时间”。

  既然如此，为什么不直接把”时间”作为指标？

  这就是”韬定律”的核心——以统一特征时间常数τ为优化目标，覆盖从皮秒级晶体管开关到秒级数据中心负载，跨度12个数量级。

  说白了：摩尔定律玩的是”空间”——把晶体管做小；韬定律玩的是”时间”——把运行做快。

  这是一个根本性的范式转移。

  不是理论，是实战

  很多人看到”定律”两个字，以为是纸上谈兵。

  错了。

  2026年秋季即将面世的麒麟芯片，已经搭载了”逻辑折叠”技术——将数字、模拟、存储电路纵向堆叠，通过超细间距混合键合完成层间互联。信号走线大幅缩短，寄生损耗显著下降，CPU主频从2.75GHz直接拉到3.1GHz。

  这还只是”保守版”。

  按照论文披露的技术路线图，到2029年，麒麟芯片主频将达到4GHz，2031年晶体管密度将达到1.4纳米制程的同等水平——用的不是最先进的光刻工艺，而是成熟工艺+系统级创新。

  在AI领域，华为同样构建了完整的τ缩放体系：统一总线、封装近距光互连引擎、三维折叠。计算能力N²增长时，边缘带宽/I/O/供电不再被N线性增长卡脖子。

  这不是PPT，这是已经跑通的技术体系。

  产业链的”重新洗牌”

  韬定律最大的冲击力，在于它打破了半导体产业的单一竞争维度。

  过去二十年，台积电凭什么傲视群雄？因为它掌握了最先进的制程工艺。先进制程成了唯一的”皇冠”，所有企业都得围着光刻机转。

  但韬定律告诉我们：成熟工艺+先进封装+架构创新+系统协同，完全可以达到甚至超越先进制程的性能。

  这意味着什么？

  意味着产业链的价值分配要重新洗牌。晶圆制造环节的重要性相对下降，先进封装、存储芯片、光互连、EDA工具的价值大幅提升。

  意味着那些没有EUV光刻机的企业，获得了”换道超车”的机会。

  意味着半导体产业从”少数巨头的游戏”，变成了”全栈能力的比拼”。

  写在最后

  何庭波在论文摘要里写了一句话：“τ scaling is the first scaling principle since Dennard to establish a shared optimization target across the entire computing stack.”

  翻译过来：这是自登纳德以来，首个能够贯穿整个计算架构、建立统一优化目标的技术准则。

  这句话的分量，懂行的人自然懂。

  六十年前，摩尔在仙童半导体的一张纸上画了一条线，定义了一个时代。

  六十年后，何庭波在华为被制裁的绝境中，画出了另一条线。

  这条线指向的，是一个不再需要被光刻机卡脖子的半导体产业新格局。

  当然，韬定律还处于完善阶段，工具链、行业标准、器件物理、产业经济模型都需要全行业协同。但方向已经明确：

  几何缩放的时代落幕了，时间优化的时代开启了。

  未来六到十年，率先落地τ缩放方法论的企业、团队与生态，将主导下一个十年的计算产业格局。

  而这一次，起跑线，在中国。