华为“韬（τ）定律”将深刻影响半导体产业演进方向

“微缩竞赛”到“时间战场”

  作者 | 胜马财经 许可

  编辑 | 欧阳文

  2026年5月25日，在上海举行的IEEE国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波发表题为《半导体新路径探索与实践》的主旨演讲，正式发布“韬（τ）定律”。这是中国科技企业在全球半导体领域首次提出指导产业发展的新原则，消息一出，全球半导体圈为之震动。

  华为“韬定律”何以引发如此巨大的关注？华为凭什么敢于挑战半导体行业沿用了半个多世纪的底层逻辑？这背后是一场从理论到实践、从器件到系统的深刻变革。

摩尔定律的黄昏

  要理解“韬定律”，首先要回到一个众所周知的困境：摩尔定律正在走向尽头。

  1965年，戈登·摩尔提出了那条著名的预言——集成电路上的晶体管数量大约每两年翻一番。此后半个多世纪，这条定律驱动着万亿美元规模的半导体产业不断向前。但如今，当制程逼近2纳米乃至1纳米量级，量子隧穿效应开始捣乱，电子在不该跑的地方“穿墙漏电”，电流越来越难以控制，功耗散热成为烫手山芋。

  与此同时，建厂成本急剧膨胀——一座3nm晶圆厂动辄200亿美元起步，全球能玩得起的玩家已从几十家缩减到了三四家。在7纳米之后，纯尺寸缩微的回报已经趋于平缓，2纳米节点的前沿芯片设计预算已被推至超过十亿美元。

  一边是微缩的边际收益急剧递减，一边是AI、大模型、自动驾驶对算力呈指数级攀升的胃口，这个日益扩大的“剪刀差”，正是“韬定律”试图回答的根本问题。

  何庭波给出的答案简洁而有力：“答案并非在于采用新的制程节点或晶体管架构，而在于改变主要的优化目标本身。空间缩放仅仅是压缩时间的工具，时间本身应该被用作主要衡量标准。”

“韬定律”核心突破

  “韬”是希腊字母τ（tau）的音译，在电路理论中，τ代表时间常数——信号从一种状态切换到另一种状态需要的时间，τ越小，电路切换越快，芯片性能越强。

  传统摩尔定律的逻辑是“几何缩微”：把晶体管越做越小，走线越来越密，信号不用跑太远，性能自然提升。而“韬定律”的核心主张恰恰相反——不再执着于把晶体管做小，而是系统性地压缩信号传播时延，以“时间缩微”替代“几何缩微”。

  这个思路可以用通俗的比喻来理解：传统做法相当于不断缩窄道路，好塞进更多人口；而“韬定律”则是在城市规模不增加的前提下，重新规划路网、修建立交桥，把绕远路的路径拉直，让车跑得更快。

  实现此目标的核心技术是“逻辑折叠”。传统芯片的电路布局是二维平面，信号在平面上左冲右突，大量时间消耗在走线上。逻辑折叠的本质，是把电路布局从“一层楼”扩展成“多层楼”，将原本需要长距离横向走线的关键路径“折”起来、纵向叠放，从而缩短信号传播的物理距离。

  原商汤智能产业研究院创始院长田丰对此评价：华为“韬定律”的原创性在于将压缩互连RC延迟这一物理目标系统化为一套覆盖器件到系统的四层级方法论，并以“定律”的形式公开对外发表，且有381款量产芯片的工程实践支撑。

四层级协同优化

  “韬定律”并非一个空洞的理论口号，它构建了一整套贯穿器件、电路、芯片到系统层面的多层级协同优化体系，以系统性降低时间常数τ为目标，驱动各层级性能、能效、晶体管密度的持续提升。

  器件层面，通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ，打好地基；电路层面，通过逻辑折叠技术突破传统平面布局的物理边界，缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能提升。

  芯片层面，通过软件、架构、芯片的全栈协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，降低端到端执行时间；系统层面，定义“灵衢总线”，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。

  业内专家指出，这将强化体系化的能力，而不单是芯片的能力。全球计算联盟秘书处CTO苗福友也高度认可这一路径，认为“韬定律”突破传统体系局限，从通信时延这一维度重构计算性能评价标准，为行业发展提供了全新思路与重要突破方向。

381款芯片的实践

  一个理论的价值，最终要在实践中得到检验。“韬定律”最令人信服之处在于，它并非纯理论构想，而是经过六年实践验证的成熟技术体系。

  过去六年，华为基于“韬定律”已成功设计并量产了381款芯片，广泛覆盖千行百业的数字化转型需求。这是一个极为可观的数字——381款芯片意味着从理论到设计、从流片到量产、从实验室到市场的完整闭环已经反复跑通。“韬定律”重新定义了半导体性能演进坐标系，跑通了从理论到381款量产芯片的完整闭环。

  更令人期待的是，华为计划2026年秋季推出的全新麒麟手机芯片（麒麟2026）将成为首款完整采用逻辑折叠技术的量产旗舰芯片。何庭波表示，该技术通过改变传统芯片的晶体管布局方式，在相同面积内集成更多逻辑单元，显著提升计算能力和能效比。华为预计，到2031年，基于“韬定律”的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。

  换言之，在不依赖最先进极紫外光刻机（EUV）的前提下，通过逻辑折叠等技术路径，华为正在开辟一条以设计复杂度换取性能密度的全新工程路径。

开放合作行稳致远

  面对“韬定律”引发的巨大关注，何庭波在演讲结尾展现了大格局。她明确表示：“未来一定属于开放合作。在‘韬定律’的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”

  这不是一句客气话。半导体产业是人类工业文明的集大成者，没有任何一家企业能够独自走完全程。“韬定律”所构建的四层级协同优化体系，恰恰需要产业链各环节的深度参与——从器件材料到封装测试，从EDA工具到系统软件，每个环节都是这条新路径上不可或缺的一环。

  “未来六到十年内，那些将韬作为首要目标的公司、研究团队和生态系统，将决定未来十年计算领域的格局。”何庭波这句判断，既是雄心，也是邀约。

  胜马财经认为，“韬定律”的横空出世，是中国科技企业从“跟随者”向“规则制定者”转型的一个标志性事件。在半导体产业六十余年的历史上，称得上“定律”的东西屈指可数——摩尔定律、登纳德缩放定律、黄氏定律，每一则都曾深刻定义过产业演进的方向。如今，一家中国企业站上全球顶级舞台，给出自己的答案，其意义早已超越了一家企业的商业叙事。

  这不仅是对“唯制程论”的有力突围，更是对“开放合作才能行稳致远”这一产业真理的深刻诠释。半导体产业的未来，从来不是一条独木桥，“韬定律”打开了一扇新的大门——路还很长，但方向已经清晰。

  END

  关注我们，阅读更多精彩内容

  胜马财经诚意原创，未经授权禁止转载