盛合晶微科创板IPO获注册：聚焦芯粒多芯片集成封装

  来源：小财米

  小财米注意到，2026年10月09日，证监会网站披露，同意科创板企业盛合晶微半导体有限公司的首次公开发行股票注册的批复。

  盛合晶微半导体有限公司

  盛合晶微是全球领先的集成电路晶圆级先进封测企业，起步于先进的12英寸中段硅片加工，并进一步提供晶圆级封装（WLP）和芯粒多芯片集成封装等全流程的先进封测服务，致力于支持各类高性能芯片，尤其是图形处理器（GPU）、中央处理器（CPU）、人工智能芯片等，通过超越摩尔定律（More than Moore）的异构集成方式，实现高算力、高带宽、低功耗等的全面性能提升。

  完整的全流程先进封测产业链包括中段硅片加工环节和后段先进封装环节。中段硅片加工是集成电路制造产业链承前启后的关键环节，包括凸块制造（Bumping）和晶圆测试（CP）等。Bumping 通过在前段晶圆制造企业生产制造的整片晶圆上进一步制造凸块、重布线等微型结构，用以实现芯片与外界的高密度电气连接和高带宽数据传输；CP 通过测试整片晶圆的功能和电性能，可以提前筛选不良芯片，优化后段先进封装环节的效率和成本，并指导前段晶圆制造环节的工艺优化和良率控制。后段先进封装是集成电路制造产业链的关键环节，除可实现保护、嵌套、连接等常规功能外，还可实现芯片互联性能和功能密度的提升。

  Yole数据显示，全球芯粒多芯片集成封装市场规模由2019年的24.9亿美元增长至2024年的81.8亿美元，复合增长率达26.9%，成为先进封装领域增长最快的细分赛道。展望未来，随着人工智能、数据中心、自动驾驶等高算力应用的持续扩张，该市场规模预计将在2029年达到258.2亿美元，2024年至2029年复合增长率仍将保持在25.8%的高位。另一家研究机构Stratistics MRC的预测更为乐观，其数据显示全球芯粒技术市场将从2026年的170亿美元增至2034年的1173亿美元，年复合增长率达27.3%。驱动这一高速增长的核心逻辑在于：先进制程的边际效益正在递减，一片2nm芯片的设计成本约7.25亿美元，是65nm芯片的25倍，而建造5纳米工厂的投资是20纳米工厂的5倍。芯粒技术允许CPU采用3nm先进工艺而I/O接口采用成熟制程，在性能、成本与良率之间实现更优平衡。据IEEE数据，芯粒架构可将处理器良率提升30%，设计成本降低20%至25%。

  资料显示，盛合晶微前身为中芯长电半导体，自2014年成立之初即将芯粒多芯片集成封装作为核心发展方向，聚焦于晶圆级技术方案。根据灼识咨询统计，2024年度盛合晶微在中国大陆12英寸凸块制造产能规模位居第一，12英寸晶圆级芯片封装收入规模排名第一，而在2.5D集成领域，其市场占有率约为85%，以明显优势领跑大陆市场。从全球视野看，台积电、英特尔、三星电子合计占据全球2.5D市场超过80%份额，盛合晶微以约8%的全球市占率在全球顶尖企业中占据一席之地，展现了中国企业在高端封装领域的突破能力。Gartner数据显示，2024年盛合晶微已成为全球第十大、境内第四大封测企业，且2022至2024年度营业收入复合增长率在全球前十大企业中位居第一。

  业绩的高速增长印证了其战略布局的有效性。招股书显示，2022年至2025年，盛合晶微营业收入从16.33亿元增长至65.21亿元，复合增长率达69.77%，归母净利润由2022年的-3.29亿元转为2025年的9.23亿元。更具结构性意义的是，芯粒多芯片集成封装业务收入占比从2022年的5.32%升至2025年上半年的56.24%，成为公司主要增长引擎。这一转变背后，是AI芯片对先进封装价值量重构的深刻体现——目前主流高算力芯片成本结构中，CoWoS及配套测试环节的合计价值量已接近先进制程芯片制造环节。在技术层面，盛合晶微已实现12英寸凸块制造量产，能够提供14nm制程凸块制造服务，其2.5D业务已形成规模销售，3D封装业务则在2025年5月进入量产阶段。公司表示，在芯粒多芯片集成封装领域与全球领先企业已不存在明显技术代差。

  然而，盛合晶微的发展过程中也存在一些值得关注的因素。招股书显示，公司对前五大客户的合计销售收入占比从2022年的72.83%升至2025年上半年的90.87%，其中对第一大客户的销售收入占比达74.40%。公司解释称，芯粒多芯片集成封装行业下游市场较为集中，主要由技术水平高、综合实力强的头部企业占据，这是行业特性所致。更严峻的挑战来自外部环境。2020年12月，盛合晶微被美国商务部列入“实体清单”，部分关键设备仍需依赖进口，供应链保障面临持续性压力。公司在招股书中表示，若限制政策升级或供应商所在国出台贸易限制性措施，可能面临采购成本上升、供应链稳定性受影响等风险。此外，公司目前处于无控股股东和实际控制人状态，第一大股东无锡产发基金持股10.89%，这种股权架构下的决策连贯性与控制权稳定性，成为投资者关注的因素之一。

  从更宏观的视角看，以盛合晶微为代表的中国芯粒多芯片集成封装企业正面临机遇与挑战并存的局面。机遇方面，国产替代趋势与AI算力需求持续增长。在中国自给率仍较低、2024年集成电路进口金额达2.74万亿元的背景下，先进封装成为绕开先进制程限制、实现芯片性能提升的重要路径。中国先进封装市场预计将从2024年的967亿元增至2029年的1888亿元，复合增长率达14.30%，占全球市场比重将从30.95%提升至36%。台积电、三星、英特尔等国际巨头正在先进封装领域密集扩产，长电科技、通富微电、华天科技等国内封测企业也纷纷公布2.5D/3D封装扩展计划，行业竞争趋于激烈。挑战方面，技术生态的成熟度与标准化仍待提升。尽管UCIe等互联标准正在推进，但实现不同厂商芯粒的真正互操作仍面临协议差异、电源域匹配、物理接口兼容等技术壁垒，目前多芯粒系统集成仍较多依赖于受控开发环境与可信厂商间的协同。同时，知识产权与安全风险在模块化设计中日益凸显——多厂商芯粒集成可能带来硬件木马植入、通信信道截获等潜在风险，这对军事、航空航天等高安全领域构成关切。

  展望未来，芯粒多芯片集成封装的技术演进方向已较为清晰：从2.5D向3D推进，从电互连向光电共模拓展，从单一功能集成向异构系统融合升级。混合键合技术正在将互连间距从微米级推升至亚微米级，光学I/O的引入则有望突破带宽与功耗瓶颈。对于盛合晶微而言，此次科创板IPO募资的48亿元中，40亿元将投向三维多芯片集成封装项目、8亿元用于超高密度互联三维多芯片集成封装项目，旨在通过先进产能的规模化布局，在技术迭代的窗口期巩固先发优势。